삼성전자가 내년 상반기 GAA(Gate All Around) 기반 3nm 공정 도입을 선언하며 업계 1위 TSMC와의 기술 격차를 벌리면서 파운드리 업계의 기술 경쟁이 심화되고 있다. 일단 두 업체가 내년 3nm 공정 도입 선점을 두고 경쟁하는 가운데 인텔도 GAA 기반 2025년부터 2nm 공정 양산을 선언하면서 기술 경쟁은 더욱 치열해질 전망이다.지난 7일 삼성전자는 고객사를 대상으로 삼성 파운드리 포럼을 온라인으로 개최하고 구체적인 미세공정 로드맵을 발표했다. GAA 기술을 내년 상반기부터 3nm 공정에 도입하고 2023년에는 3nm 2세대, 2025년에는 2nm 공정 양산을 시작하겠다는 계획이다.이 같은 로드맵대로라면 업계 1위인 TSMC보다 3nm 공정 기준으로는 삼성이 수개월 가량, GAA 기술 도입 기준으로는 1년 이상 앞서는 셈이다. TSMC는 내년 하반기 3nm 공정 양산을 시작하고 이르면 2023년 2nm 공정부터 GAA 기술을 도입할 예정이다.또 다른 경쟁자인 인텔의 경우 현재 아직까지 7nm 공정 기술을 보유하고 있는 상황이라 업계 선두와는 다소 기술 격차가 있다. 하지만 2025년 2nm 공정 양산 계획을 선언한 인텔이 적극적인 투자·개발에 나선다면서 격차를 금세 따라잡을 수 있다는 우려의 시각도 있다. 업계에서는 인텔이 미세공정의 명칭을 '인텔7', '인텔4' 등 자체 명칭으로 바꾸고 기술 및 투자 계획을 발표한 것만으로도 공격적인 파운드리 진출 의지를 드러내는 행보이며, 선두 업체인 삼성전자와 TSMC에는 충분한 위협이 될 수 있다고 진단한다.이에 대응하기 위해 특히 삼성이 심혈을 기울이는 기술은 GAA다. GAA는 반도체 전류 조절 스위치 역할을 하는 트랜지스터의 성능 및 효율을 높인 새로운 구조 공정 기술을 의미한다. 전력 효율이나 성능, 설계의 유연성 측면에서 공정 미세화를 추진하는데 필수적인 기술이다. 삼성전자의 독자 GAA 기술인 ’MBCFET‘ 구조를 도입한 3nm 공정은 기존 핀펫 기반의 5nm 공정 대비 성능이 30% 향상되고 전력 소모는 50%, 면적은 35% 줄어들 것으로 기대된다.한편 삼성은 첨단 공정 기술력 확보 뿐만 아니라 수익성 확보를 위한 레거시 공정 투자 및 개발도 병행한다. 삼성은 핀펫 기반 17nm 신공정 개발에 성공했으며 레거시 공정을 위한 새로운 공장 부지 확보 옵션도 고려하고 있다고 밝혔다. 최근에는 이미지센서, 모바일디스플레이드라이버IC 등 28nm 이상의 레거시 공정을 활용한 응용처들이 다양화되는 추세다. 삼성이 새롭게 도입한 17nm 신공정은 기존 28nm 공정 대비 성능이 38%, 전력효율은 49% 향상되며 면적은 43% 줄어들 것으로 기대된다.최시영 삼성전자 파운드리사업부 사장은 "대규모 투자를 통해 생산 역량을 확대하고 GAA 등 첨단공정 뿐만 아니라 기존 공정에서도 기술 혁신을 이어갈 것"이라며 "고객들의 다양한 아이디어가 칩으로 구현될 수 있도록 차별화된 가치를 제공하겠다"고 강조했다.